Mémoire Z2RAM sans condensateur : soutenue par Pat Gelsinger, la puce 3D de Nagare Labs vise la vitesse SRAM à densité DRAM

C’est le goulot d’étranglement absolu de l’architecture informatique moderne : d’un côté, la mémoire cache SRAM est ultra-rapide mais occupe une surface de silicium ruineuse dès que l’on descend sous les 3 nm de l’autre, la mémoire vive DRAM offre une haute densité mais reste freinée par ses temps de latence et ses rafraîchissements constants. Tout juste sortie du mode furtif avec un financement d’amorçage de 5 millions de dollars mené par Playground Global et l’ancien PDG d’Intel Pat Gelsinger, la start-up Nagare Labs présente la Z2RAM, une architecture mémoire sans condensateur conçue pour cumuler la réactivité de la SRAM et la densité de la DRAM.
Une cellule 2T à semi-conducteurs d’oxyde empilable directement sur les CPU et GPU
Issue des travaux de recherche menés au Georgia Institute of Technology par ses deux cofondateurs, les professeurs Suman Datta (PDG) et Shimeng Yu (directeur technique), la technologie Z2RAM (Zero-Ionization, Zero-Swing RAM) abandonne la structure traditionnelle 1T1C (un transistor et un condensateur physique) de la DRAM classique. À la place, elle repose sur une cellule à gain à deux transistors (2T) dépourvue de condensateur, fabriquée à partir de semi-conducteurs à base d’oxyde métallique où la charge électrique est stockée directement dans la capacité de grille du second transistor.
L’intérêt majeur de ce procédé réside dans sa température de fabrication réduite, compatible avec les étapes finales de métallisation (Back-End-Of-Line ou BEOL) sur des wafers standards de 300 mm. Là où les puces actuelles doivent relier leurs piles HBM via des interposeurs complexes et coûteux, les couches de Z2RAM peuvent être gravées et empilées verticalement en 3D directement au-dessus du die logique d’un processeur ou d’un accélérateur graphique. Une approche qui rappelle l’impact décisif du cache vertical sur nos machines de jeu, illustré récemment par le retour au prix plancher du Ryzen 7 5800X3D et de ses 96 Mo de cache 3D V-Cache.
| Caractéristique technique | SRAM 2 nm / DRAM 1T1C classique | Architecture Z2RAM (Nagare Labs) |
|---|---|---|
| Structure de la cellule | 6 transistors (SRAM) ou 1T1C avec condensateur (DRAM) | Cellule à gain 2T sans condensateur (semi-conducteurs d’oxyde) |
| Densité surfacique | Plafond de mise à l’échelle sur la SRAM en 2 nm | Plus de 5x la densité de bits de la SRAM 2 nm dès la 1re génération 3D |
| Vitesse d’accès & Énergie | Latence DRAM élevée / Consommation SRAM importante | Accès 14x plus rapide que la DRAM et énergie de lecture divisée par 3 vs SRAM |
| Rétention des données à 85 °C | Rafraîchissement DRAM requis toutes les 32 à 64 ms | Plus de 300 secondes à 85 °C mesurées en laboratoire sans rafraîchissement |

AMD Ryzen 7 5800X3D (Socket AM4)
- 8 coeurs / 16 threads Zen 3 (3,4 GHz base / 4,5 GHz Boost)
- 96 Mo de cache L3 3D V-Cache empile verticalement
- Socket AM4 compatible DDR4 (TDP 105 W)
- Meilleure mise a niveau gaming sans changer de carte mere
Plus de 300 secondes de rétention à 85 °C et densité quintuplée face au 2 nm
Historiquement, les tentatives de mémoires à cellules de gain sans condensateur se heurtaient toutes au même mur physique : les courants de fuite vidaient la charge en quelques microsecondes dès que la puce chauffait, imposant des rafraîchissements incessants. Grâce aux propriétés d'isolation des semi-conducteurs à base d'oxyde, qui présentent un courant de fuite à l'état bloqué extrêmement faible, les dernières cellules publiées par l'équipe de Suman Datta et Shimeng Yu parviennent à conserver leurs données pendant plus de 300 secondes à une température de 85 °C.
Sur le plan des performances chiffrées, Nagare Labs annonce pour sa première génération empilée une densité de bits plus de cinq fois supérieure à celle de la SRAM haute densité gravée en 2 nm (avec une cible à 10x sur les générations suivantes), une vitesse d'accès 14 fois supérieure à la DRAM conventionnelle et une consommation d'énergie en lecture réduite des deux tiers par rapport à la SRAM. Alors que l'industrie prépare en parallèle la feuille de route de Micron vers la mémoire DDR6 et la gravure 1-delta, Pat Gelsinger, qui rejoint le conseil d'administration de la jeune pousse, estime que cette approche monolithique 3D constitue le levier le plus crédible pour briser le « mur de la mémoire » sur les futurs processeurs et accélérateurs.

Mon avis sur cette fiche technique
Quand on regarde pourquoi nos processeurs Ryzen X3D et nos GPU modernes coûtent de plus en plus cher à produire, la réponse tient en quatre lettres : SRAM. Depuis le passage sous les 5 nm chez TSMC, la cellule SRAM à 6 transistors ne rétrécit quasiment plus, ce qui oblige AMD et NVIDIA à empiler des dies coûteux ou à élargir les bus mémoire. Sur le papier, remplacer ces 6 transistors par seulement 2 transistors à semi-conducteurs d'oxyde capables de tenir la charge plus de cinq minutes à 85 °C tout en quintuplant la densité de cache directement au-dessus du CPU, c'est le rêve absolu de tout architecte matériel. Restons toutefois lucides : il s'agit pour l'heure d'une technologie de laboratoire en cours d'industrialisation avec un ticket d'amorçage de 5 millions de dollars. Entre une cellule validée sur sondeuse à Georgia Tech et une production en grand volume sans dérive thermique sur des millions de wafers 300 mm, la route est encore longue, mais nous suivrons de très près les premiers prototypes silicium de Nagare Labs.
Retrouvez Pro-Gamer en priorité sur Google
Ajoutez pro-gamer.fr à vos sources préférées pour retrouver nos guides et actus directement dans votre flux Google Discover et vos résultats de recherche.
















