192 cœurs Zen 6, mémoire SOCAMM2 et 50 % de DDR5 en moins : comment AMD attaque la crise de la RAM avec Verano et MEXT
La bataille des centres de données vient de prendre un tournant très concret pour l’ensemble de l’industrie matérielle. Lors de son dernier briefing technique dédié à la sixième génération de processeurs serveurs AMD EPYC 9006, la firme de Santa Clara a détaillé l’architecture de ses nouvelles puces Zen 6 gravées en 2 nm chez TSMC, menées par une déclinaison inédite baptisée EPYC 9006 LP « Verano ». Surtout, les ingénieurs d’AMD ont présenté deux armes pensées pour desserrer l’étau de la pénurie mondiale de mémoire vive : l’adoption des modules LPDDR5X SOCAMM2 et la technologie d’extension MEXT, capable d’amputer de 50 % la quantité de barrettes DDR5 requise dans les serveurs sans sacrifier les débits.
Venice, Verano et socket SB1 : jusqu’à 192 cœurs Zen 6 et 24 canaux LPDDR5X
L’écosystème EPYC 9006 s’articule désormais autour de trois plateformes matérielles distinctes afin de couvrir chaque segment de calcul. Au sommet de la pyramide, les puces Venice prennent place sur les sockets SP7 et SP8 avec un maximum de 256 cœurs Zen 6c (512 threads) et 16 canaux mémoire DDR5 ou MRDIMM. La déclinaison industrielle EPYC Embedded 9006 sur socket SP7 promet au passage une disponibilité garantie de sept ans ainsi qu’un gain de performances compris entre 1,8x et 2,0x face à la génération précédente, confirmant la cadence soutenue de la marque après le récent déploiement de l’architecture GPU RDNA 5 dans le pilote Linux d’AMD.
Mais la véritable nouveauté architecturale se nomme Verano. Regroupés sous l’appellation EPYC 9006 LP (Low Power) et inaugurant un tout nouveau socket dédié baptisé SB1, ces processeurs ont été dessinés comme des chefs d’orchestre à haute efficacité énergétique pour alimenter les grappes d’accélérateurs IA, à l’image des cartes AMD Instinct ou des nouveaux TPU v8 de Google. Sous le capot, Verano aligne jusqu’à 6 chiplets CCD Zen 6 pour un total grimpant jusqu’à 192 cœurs, avec des variantes intermédiaires à 72 cœurs capables d’atteindre 5,0 GHz en fréquence Boost. Le calcul est immédiat : chaque CCD Zen 6 regroupe désormais jusqu’à 32 cœurs physiques sur un seul dé de silicium, doublant voire quadruplant la densité des chiplets de 8 et 16 cœurs qui équipaient les générations précédentes.
Pour nourrir ces 192 cœurs sans faire exploser l’enveloppe thermique ni dévorer des montagnes de barrettes RDIMM classiques, la plateforme SB1 abandonne la DDR5 traditionnelle au profit de la mémoire basse consommation LPDDR5X. Celle-ci est intégrée sous forme de modules remplaçables au standard SOCAMM2 (System-on-Chip Advanced Memory Module 2), offrant un sous-système massif allant jusqu’à 24 canaux mémoire pour maximiser la bande passante par watt dépensé.
Voir les disponibilités sur Amazon→
AMD MEXT : la mémoire Flash à la rescousse pour réduire de 50 % la consommation de DDR5
En cette fin d’année 2026, la flambée des tarifs de la mémoire vive étouffe aussi bien les opérateurs cloud que les joueurs PC, les fondeurs réallouant massivement leurs lignes de production vers la mémoire HBM4 destinée aux GPU d’intelligence artificielle. C’est précisément dans ce contexte de tension extrême, qui a récemment motivé le projet Terafab d’Elon Musk visant 700 000 wafers de mémoire DRAM par mois, qu’AMD abat sa carte logicielle et matérielle baptisée MEXT (Memory Extension).
Née de l’acquisition de la société spécialisée Mext, cette technologie repose sur un pilote intégré au noyau Linux à très faible latence, associé à un modèle prédictif léger dérivé des architectures Transformer. Au lieu d’exiger que l’intégralité des données d’une application réside en permanence dans de coûteuses barrettes de RAM, MEXT anticipe les appels du processeur et répartit dynamiquement les pages mémoire entre la DRAM DDR5 et des unités de stockage Flash NAND / NVMe haute vitesse.
| Plateforme / Technologie AMD | Socket & Architecture | Configuration Cœurs | Sous-système Mémoire & Impact |
|---|---|---|---|
| EPYC 9006 « Venice » | Sockets SP7 / SP8 (Zen 6 / Zen 6c en 2 nm) | Jusqu’à 256 cœurs / 512 threads | 16 canaux DDR5 / MRDIMM (jusqu’à 2,0x de gain en version Embedded) |
| EPYC 9006 LP « Verano » | Socket SB1 basse consommation (Zen 6 en 2 nm) | Jusqu’à 192 cœurs (6 CCDs de 32 cœurs, Boost jusqu’à 5,0 GHz) | 24 canaux LPDDR5X via modules remplaçables SOCAMM2 |
| Solution AMD MEXT | Pilote noyau Linux + IA prédictive | Compatible gamme EPYC 9006 | Hiérarchisation DRAM + Flash réduisant de 50 % (et jusqu’à 75 %) le besoin en DDR5 |
Les chiffres avancés par AMD lors de sa démonstration sont particulièrement parlants : sur des charges lourdes comme la conception électronique (EDA), les bases de données massives ou les pipelines d’inférence, un serveur équipé de MEXT conserve un niveau de performances quasi identique tout en réduisant de 50 % sa capacité physique de DDR5 (avec une baisse de l’empreinte DRAM pouvant aller de 20 % à 75 % selon les scénarios). Le coût matériel global fond immédiatement, et la pression exercée par les géants du cloud sur les stocks mondiaux de puces DDR5 s’en trouve mécaniquement allégée.
« Nous n’avons pas deviné par magie il y a quatre ans » : le tacle de Mike Clark à Nvidia et Arm
Au-delà des spécifications brutes, la prise de parole d’AMD s’est distinguée par une franchise rafraîchissante face au jargon marketing qui sature actuellement le secteur. Ces derniers mois, Nvidia (autour de son processeur Vera) et Arm ont multiplié les déclarations affirmant que leurs dernières puces serveurs avaient été expressément bâties dès l’origine pour l’« IA agentique » (ces agents logiciels autonomes capables d’enchaîner des requêtes, d’exécuter du code et d’interroger des bases de données). Une réécriture de l’histoire que Madhu Rangarajan (vice-président exécutif en charge des produits serveurs), Dan McNamara (Senior VP Server Business) et Mike Clark, le père fondateur de l’architecture Zen, ont tenue à démonter.
« Nous pensons que l’EPYC 9006 est le meilleur processeur pour l’ère agentique, mais attention spoiler : nous n’avons pas deviné par magie il y a quatre ans que l’IA agentique allait exister pour construire une puce spécialement dédiée à cela. »
Appuyant cette mise au point, Mike Clark a rappelé une réalité industrielle immuable : le cycle de développement complet d’une nouvelle microarchitecture CPU s’étale sur quatre ans. Lorsque les ingénieurs ont figé les fondations de Zen 6 en 2022, le concept même d’IA agentique n’existait tout bonnement pas dans les cahiers des charges. Pour l’architecte en chef d’AMD, prétendre le contraire relève du pur artifice commercial : si les puces EPYC 9006 dominent aujourd’hui ces flux de travail imprévisibles et riches en embranchements logiques, c’est parce qu’AMD a conçu une architecture x86 généraliste dotée d’un IPC massif, de caches profonds et d’une gestion mémoire ultra réactive.
L’œil de la stratège
Il faut saluer le franc-parler de Mike Clark et des équipes d’AMD : entendre l’architecte en chef de Zen balayer d’un revers de main le baratin marketing autour des processeurs soi-disant « pensés il y a quatre ans pour l’IA agentique » remet enfin les pendules à l’heure dans une industrie noyée sous les mots-valises. Sur le plan purement matériel, deux éléments techniques me sautent immédiatement aux yeux dans cette présentation. D’abord, la confirmation de chiplets CCD Zen 6 en 2 nm grimpant jusqu’à 32 cœurs ouvre des perspectives royales pour nos futurs processeurs Ryzen sur socket AM5 : pouvoir loger 16 ou 24 cœurs sur un unique CCD, sans subir la moindre pénalité de latence inter-chiplet en jeu, promet un bond générationnel majeur. Ensuite, le tandem formé par la LPDDR5X SOCAMM2 et la hiérarchisation Flash MEXT est sans doute la meilleure nouvelle de l’année pour nos portefeuilles : si les data centers divisent enfin par deux leur boulimie de barrettes DDR5, l’hémorragie sur les tarifs de la RAM grand public a enfin une chance réelle de s’arrêter. Nous n’avons pas encore eu ce matériel entre les mains à la rédaction : si le constructeur souhaite nous confier un exemplaire de test pour le passer sur notre protocole complet en conditions réelles, notre banc d’essai lui est grand ouvert.
Retrouvez Pro-Gamer en priorité sur Google
Ajoutez pro-gamer.fr à vos sources préférées pour retrouver nos guides et actus directement dans votre flux Google Discover et vos résultats de recherche.
Née et installée à Montréal, dans le quartier du Mile End, Maëlle « Kaelen » s'est liée d'amitié avec Chaya sur les bancs de l'université lors de leurs études d'ingénierie logicielle, partageant les mêmes nuits blanches entre projets de code, LAN étudiantes et raids sur World of Warcraft aux côtés de Grimtag et Heimdall. Consultante en équilibrage de systèmes de jeu et passionnée de theorycrafting, elle a fait ses armes dès le début des années 2010 en rédigeant des guides stratégiques, des analyses de frame data et des décryptages de méta pour plusieurs portails francophones de MMORPG et d'esport, dont Mondes Persistants, ainsi que pour des collections nord-américaines de guides officiels. Sur Pro-Gamer, elle pilote les guides complets, l'optimisation de builds et le suivi tactique des circuits compétitifs.
